Mémoires de Fin d’Etudes
Etablissement
Université de Sidi Bel Abbès - Djillali Liabes
Affiliation
Département d’Electronique
Auteur
BELAHCENE, Abdelkader
Directeur de thèse
DJELLOULI Bouazza (Maitre de conférence)
Filière
Electronique
Diplôme
Magister
Titre
Etude par simulation des transistors MOS nanométriques à architecture multi-grilles
Mots clés
mosfet, double-grille, triple-grille, couant unnel
Résumé
La miniaturisation des transistors CMOS permet d’améliorer leurs performances, la densité d’intégration et le coût des circuits électroniques. Les gains en performance attendus de la miniaturisation des dispositifs sont fortement réduits à cause des phénomènes inhérents aux grilles submicroniques. C’est pourquoi on s’intéresse à des architectures alternatives possibles aux transistors mosfet classiques. Ces architectures multi-grilles permettent de réduire considérablement les effets canaux courts. Méthodologie L’étude des architectures multi-grille s’articule sur le développement de modèles analytiques décrivant les caractéristiques de transfert d’un transistor MOSFET multi-grille puis la simulation 3D de ce MOSFET. Plus particulièrement, les courants de fuites de grille et de drain sous le seuil seront étudiés. L’origine des courants de fuites de grille, ainsi que leur dépendance avec les caractéristiques géométriques du transistor seront aussi étudiées.
Notes
ok
Statut
Vérifié