Mémoires de Fin d’Etudes
Etablissement
Université de Sidi Bel Abbès - Djillali Liabes
Affiliation
Département d’Electronique
Auteur
BENHAMIDA, Yahia
Directeur de thèse
ABID Hamza (Professeur)
Filière
Electronique
Diplôme
Doctorat
Titre
Étude et Modélisation à l’échelle Nanométrique de Transistor MOSFET Multi-grille
Mots clés
Transistors à canaux courts, multi-grille, DG-NMOSFET planaire, FINFET
Résumé
Le transistor MOS bulk planaire est le transistor originel et conventionnel de la micro-électronique. L’ITRS prévoit la fin de la miniaturisation du transistor MOS conventionnel en 2017. Des courants parasites apparaissent et augmentent avec la réduction de la longueur de grille. Cette dégradation des performances électriques provient principalement de la perte de contrôle électrostatique dans le transistor. Des solutions technologiques sont mises en œuvre afin de réduire ces courants parasites. Malgré les diverses solutions proposées, il est de plus en plus difficile d’optimiser les procédés de fabrication des architectures classiques des transistors MOS. Ainsi, des solutions alternatives au MOSFET conventionnel sont développées pour lesfuturs nœuds technologiques. Il s’agit du transistor MOS SOI planaire fully depleted (FD) dont La réduction peut s’étendre jusqu’en 2020 et des transistors MOS `a multiple grilles (MuG) pour lesquels les prévisions de l’ITRS sont déterminé jusqu’en 2026. L’émergence de nouvelles architectures telles que les transistors MOS `a multiple grilles, comprenant les transistors double grille, FinFET ou à grille enrobante dits GAA (Gate-All- Around), permettent d’améliorer le contrôle électrostatique du dispositif et limitent ainsi les effets parasites généralement observés.
Statut
Validé